

申請案號:				收文條碼	
申請日期:					IPC分類
案		由:]	10000		
(以	上各	欄由	本局填寫)	發明專利申請書	
V			詩實體審查(案由247		
主	草	:申前	青「以倍頻相位內插進	行多重相位分割之方法及相關	電路」發明專利
	·	1			
	.		1. 威盛電子股份有限	公司	
		1,			
12	姓	中文			簽章
•	姓名或		□指定「	」為應受送達人	
	名		1. VIA TECHNOLOGIES		×.0
	稱	英 文			
申	I	D	1.86870786		
請人	住居所 (營業所) (中文)		1. 台北縣新店市中正	路五三三號八樓 (本地址與	前向貴局申請者相同)
共 l 人	住居所 (營業所) (英文)		1.8F, No.533, Chun R. O. C.	g-Cheng Rd., Hsin-Tien City	v, Taipei Hsien, Taiwan,
	國	籍	1. 中華民國 TW		* * * * * * * * * * * * * * * * * * * *
	電話		1. (02)2218-5452		
	代表人(中文)		1. 王雪紅		簽章
	(英	表人 文)	1. WANG, HSUEH-HUNG		
	(中	名 文)	1. 林有銓		
發明	姓名 (英文)		1. LIN, ROGER		
		D	1. F122093372		
人 共 1	住居所 (中文)		1. 台北縣新店市中正區	路五三三號八樓	
<u> </u>	住 (英	3所 文)	1. 8F, No. 533, Chung R. O. C.	g-Cheng Rd., Hsin-Tien City	, Taipei Hsien, Taiwan,
	圆箱	籍	1. 中華民國 TW		

	F4 35.		
專利代	姓名	1. 許鍾迪	
理	ID	1. F102202302	
人共1	地址	1. 北美國際專利事務所 台北縣永和市福和路389號5村	
ᄉ	電話	1. (02)89237350	
_	證書字號	1. 台代字第4334號	
	日期:		二款但書規定之期間,
		利法第二十四條第一項優先權: 申請案之國家(地區):1. 美國 US 申請日:1. 2002/10/10	
聲		申請案號:1.60/417,409 利法第二十五條之一第一項優先權: 日:	
明事	申請案 □微生物 寄	號: 寄存於國外: 存國家:	
項	寄	存機構: 存日期: 存號碼:	
	│微生物 寄	市 5000 寄存於國內(本局所指定之寄存機構): 存機構: 存日期:	
		存號碼:	
頁數	☑本案說 · 本案說明	明書首頁及摘要附有英文翻譯書及圖式請依序標示頁碼)	
及規費		十新台幣柒仟伍佰元整	
	✓1、說明 ✓2、必要]書一式三份(說明書(49)頁及圖式(11)圖共60 頁)。 2圖式一式三份。	
	✓3、宣誓✓4、申請	·書一份。 ·權證明書一份(發明人與申請人非同一人)。	
	√5、委任 □6、外文	: 書或委託書一份。 : 說明書一式三份。	
附送書	□○、如為	東利法第二十四條第一項優先權者,優先權證明文件正本及首頁 有影響國家安全之虞之申請案,其證明文件正本一份 微生物之申請案:	影本各一份。
件	- □9-1國:	外寄存機構出具之證明文件正本一份。 內寄存機構出具之證明文件正本一份。	
	□10、主引	習該項技術者易於獲得之證明文件一份。 長專利法第二十條第一項第一款但書之證明文件一份。 主張專利法第二十條第一項第二款但書之證明文件一份。	
	□11、主引	長專利法第二十五條之一第一項優先權者,先申請案說明書及圖	式一份。
	• •		

申請專利宣誓書

茲謹宣誓:本案申請專利之「以倍頻相位內插進行多重相位分割之方 法及相關電路」確系宣誓人所發明,倘有冒充、抄襲、模仿、影射或 其他不實情形,願受法律之懲罰。

謹誓

宣誓人姓名:(共 1 名)

1. 林有銓

林有稅

簽章

住居所

1. 台北縣新店市中正路五三三號八樓

中華民國 九十一 年 十 月 二十二 日

1 / 1

DS2002CU0006125

F#NPO-P0001C-TW

請 案 發權 確 明 惟人所有,並由左列雌屬職務上之發明 人 創 列申請 (創作) 17權人全權申請專刂作),爰依專利法之規定,大人系明(創作)之『以 貝無訛,特立據為松本案之申請權應經 頻 相 位 應歸屬於 進 行 重 相 位 分割 人(創作人)之左列申 2方法及相關電路』乙 之方法及相關電路』乙

此 證

明 林有 銓

台北縣新店市中正 路五三三號八

威盛電子股份有限公司

王雪紅

北縣新 中正路五三 一五號八

許駁正茲受 、願之、委任 著海番辩任 國作再定駁受 權訴請、任 內法願求讓人

> ,或再與為 及行審へ本 其政查移 他訴,

訟提し

收

有

證

或

件

辨

理

中

華

國

序民辯要捨

專提為 , 利起, 變 及法或對更 有、撤於、 在商回核補

於

刷

利

商

或

著

權

程

切專

出及中

或有國

舉關之

(利理 評、人

及或代

此作申

事權請

代項撤

, 行棄

項事

定商

代異其華 議他民

行行經智 政濟財 院院部局

所事受代地委 務任表 址所人人址人 台北許王台威 北美鍾雪北盛

縣國迪紅縣 永際 和專 市利 福事 和務 路所

四

月

申請日期:	IPC分類			
申請案號:		 . •	•	,

(or 1, b log 1, 1, b letan)						
^(以上各欄由本局填註) 發明專利說明書						
_	中文	以倍頻相位內插進行多重相位分割之方法及相關電路				
發明名稱	英文	Method And Related Circuitry For Multiple Phase Splitting By Phase Interpolation				
	姓 名 (中文)	1. 林有銓				
- -	姓 名 (英文)	1. LIN, ROGER				
發明人 (共1人)	國 籍 (中英文)	1. 中華民國 TW				
	住居所 (中 文)	1. 台北縣新店市中正路五三三號八樓				
	住居所 (英 文)	1.8F, No.533, Chung-Cheng Rd., Hsin-Tien City, Taipei Hsien, Taiwan, R.O.C.				
	名稱或 姓 名 (中文)	1. 威盛電子股份有限公司				
	姓 名 (英文)	1. VIA TECHNOLOGIES INC.				
프	國 籍 (中英文)	1. 中華民國 TW				
申請人(共1人)	(曾系門) (中 文)					
	住居所 (營業所) (英 文)	1.8F, No.533, Chung-Cheng Rd., Hsin-Tien City, Taipei Hsien, Taiwan, R.O.C.				
	代表人 (中文)	1.王雪红				
	代表人(英文)	I. WANG, HSUEH-HUNG				




四、中文發明摘要 (發明名稱:以倍頻相位內插進行多重相位分割之方法及相關電路)

本發明提供一種多重相位分割的方法及相關電路。該方法包括:當要產生頻率同為f之M個不同相位之輸出時脈時,產生N個頻率同為(M/N)*f的不同相位之參考時脈(其中M>N),再由每一參考時脈不同週期開始觸發(N/M)之除頻,以便於每一參考時脈中產生出(M/N)個不同相位之輸出時脈,最後由N個參考時脈中產生出該M個不同相位之輸出時脈。

五、英文發明摘要 (發明名稱:Method And Related Circuitry For Multiple Phase Splitting By Phase Interpolation)

A method and related circuitry for multiple phase splitting. The method includes: while generating M output clocks with a same frequency fl and different phases, generating N reference clocks with a same frequency (M/N)*fl and different phases (wherein M>N), and triggering (N/M) frequency division using different periods within each reference clock to generate (M/N) output



四、中文發明摘要 (發明名稱:以倍頻相位內插進行多重相位分割之方法及相關電路)

五、英文發明摘要 (發明名稱:Method And Related Circuitry For Multiple Phase Splitting By Phase Interpolation)

clocks of different phases for each reference clock, such that the M output clocks of different phases are generated from the N reference clocks of different phases.



六、指定代表圖

- (二)、本案代表圖之元件代表符號簡單說明:
- 20 多重相位產生電路
- 24 時脈產生器
- 28 相位內插器
- 32 除頻模組
- CKs標準時脈
- div2-div3 除頻器
- PD 偵測器

- LPF 低通滤波器
- R0-R3 重設訊號

- 22 反相器
 - 26 切波器
 - 30 序向觸發模組
 - A0-A15 輸出時脈
 - f0-f7 參考時脈
 - VCO 震盪器
 - CP 充電電路
 - y0-y15 中介時脈

國家(地區)申請專利 申請日期 案號 生張專利法第二十四樣第一項優先權 美國 US 2002/10/10 60/417,409 有 二、□生張專利法第二十五條之一第一項優先權: 申請案號: 由期: 三、主張本案條符合專利法第二十條第一項□第一故但書或□第二款但書規定之期問 日期: 四、□有關微生物已寄存於國外: 寄存機構: 寄存日期:	一、本案已向				
二、□主張專利法第二十五條之一第一項優先權: 申請案號: 無 日期: 三、主張本案條符合專利法第二十條第一項□第一款但書或□第二款但書規定之期問 日期: 四、□有關微生物已寄存於國外: 寄存與構: 寄存代期: 寄存號碼: □有關微生物已寄存於國內(本局所指定之寄存機構): 寄存機構: 寄存日期: 寄存發碼:	國家(地區)申請專利	申請日期	案號	主張專利法第二十四個	条第一項優先權
申請案號: 田期: 三、主張本案係符合專利法第二十條第一項□第一款但書或□第二款但書規定之期間 日期: 四、□有關微生物已寄存於國外: 寄存機構: 寄存日期: 寄存機構: 寄存機構: 寄存日期: 寄存機構: 寄存日期: 新存機構: 寄存日期: 無	美國 US	2002/10/10	60/417, 409		
申請案號: 田期: 三、主張本案係符合專利法第二十條第一項□第一款但書或□第二款但書規定之期間 日期: 四、□有關微生物已寄存於國外: 寄存機構: 寄存日期: 寄存機構: 寄存機構: 寄存日期: 寄存機構: 寄存日期: 新存機構: 寄存日期: 無					
申請案號: 田期: 三、主張本案係符合專利法第二十條第一項□第一款但書或□第二款但書規定之期間 日期: 四、□有關微生物已寄存於國外: 寄存機構: 寄存日期: 寄存機構: 寄存機構: 寄存日期: 寄存機構: 寄存日期: 新存機構: 寄存日期: 無					
申請案號: 田期: 三、主張本案係符合專利法第二十條第一項□第一款但書或□第二款但書規定之期間 日期: 四、□有關微生物已寄存於國外: 寄存機構: 寄存日期: 寄存機構: 寄存機構: 寄存日期: 寄存機構: 寄存日期: 新存機構: 寄存日期: 無					
申請案號: 田期: 三、主張本案係符合專利法第二十條第一項□第一款但書或□第二款但書規定之期間 日期: 四、□有關微生物已寄存於國外: 寄存機構: 寄存日期: 寄存機構: 寄存機構: 寄存日期: 寄存機構: 寄存日期: 新存機構: 寄存日期: 無				Yo.	
申請案號: 田期: 三、主張本案係符合專利法第二十條第一項□第一款但書或□第二款但書規定之期間 日期: 四、□有關微生物已寄存於國外: 寄存機構: 寄存日期: 寄存機構: 寄存機構: 寄存日期: 寄存機構: 寄存日期: 新存機構: 寄存日期: 無				*	
申請案號: 田期: 三、主張本案係符合專利法第二十條第一項□第一款但書或□第二款但書規定之期間 日期: 四、□有關微生物已寄存於國外: 寄存機構: 寄存日期: 寄存機構: 寄存機構: 寄存日期: 寄存機構: 寄存日期: 新存機構: 寄存日期: 無	*				
申請案號: 田期: 三、主張本案係符合專利法第二十條第一項□第一款但書或□第二款但書規定之期間 日期: 四、□有關微生物已寄存於國外: 寄存機構: 寄存日期: 寄存機構: 寄存機構: 寄存日期: 寄存機構: 寄存日期: 新存機構: 寄存日期: 無					•
申請案號: 田期: 三、主張本案係符合專利法第二十條第一項□第一款但書或□第二款但書規定之期間 日期: 四、□有關微生物已寄存於國外: 寄存機構: 寄存日期: 寄存機構: 寄存機構: 寄存日期: 寄存機構: 寄存日期: 新存機構: 寄存日期: 無					
無 三、主張本案係符合專利法第二十條第一項□第一款但書或□第二款但書規定之期間 日期: 四、□有關微生物已寄存於國外: 寄存國家: 寄存機構: 寄存日期: 寄存號碼: □有關微生物已寄存於國內(本局所指定之寄存機構): 寄存機構: 寄存機構: 寄存時期: 無	二、□主張專利法第二	十五條之一第一項作	憂先權:		
無 三、主張本案係符合專利法第二十條第一項□第一款但書或□第二款但書規定之期間 日期: 四、□有關微生物已寄存於國外: 寄存國家: 寄存機構: 寄存日期: 寄存號碼: □有關微生物已寄存於國內(本局所指定之寄存機構): 寄存機構: 寄存機構: 寄存時期: 無	申請案號:				
 三、主張本案係符合專利法第二十條第一項□第一款但書或□第二款但書規定之期間日期: 四、□有關微生物已寄存於國外: 寄存機構: 寄存號碼: □有關微生物已寄存於國內(本局所指定之寄存機構): 寄存機構: 寄存機構: 寄存日期: 無 寄存號碼: 			無		
日期: 四、□有關微生物已寄存於國外: 寄存國家: 寄存機構: 新存日期: 寄存品期: 寄存號碼: □有關微生物已寄存於國內(本局所指定之寄存機構): 寄存機構: 寄存日期: 無		*			
四、□有關微生物已寄存於國外: 寄存國家: 寄存機構: 寄存日期: 寄存號碼: □有關微生物已寄存於國內(本局所指定之寄存機構): 寄存機構: 寄存日期: 無	三、主張本案係符合專	利法第二十條第一工	頁□第一款但書或□	第二款但書規定之期間	5
寄存國家: 寄存機構: 寄存日期: 寄存號碼: □有關微生物已寄存於國內(本局所指定之寄存機構): 寄存機構: 寄存日期: 新存日期: 無	日期:				
寄存國家: 寄存機構: 寄存日期: 寄存號碼: □有關微生物已寄存於國內(本局所指定之寄存機構): 寄存機構: 寄存日期: 新存日期: 無	四、□有關微生物已寄	存於國外:			
寄存日期: 寄存號碼: □有關微生物已寄存於國內(本局所指定之寄存機構): 寄存機構: 寄存日期: 無 寄存號碼:					
寄存號碼: □有關微生物已寄存於國內(本局所指定之寄存機構): 寄存機構: 寄存日期: 無 寄存號碼:			無		
□有關微生物已寄存於國內(本局所指定之寄存機構): 寄存機構: 寄存日期: 無 寄存號碼:					
寄存機構: 寄存日期: 無		存於國內(本局所指	定之寄存機構):		
寄存號碼:					
			無		
山然首該項技術者易於獲得,不須寄存。 (1) (1) (1) (1) (1) (1) (1) (1) (1) (1)	•	7 14 15 17 17 14 15			
	□ 熱質該項技術者	为於獲得,不須寄存	•		
					*
	THE RESILVANCE RESILVANDA ORA MACHE				
			*	1 	de i

五、發明說明 (1)

【技術領域】

本發明係提供一種相位分割的方法及相關電路,尤指一種以倍頻多相位參考時脈進行相位內插來完成相位分割之方法及相關電路。

【先前技術】

在現代資訊社會中,各種用來處理、儲存數據情報的 電子裝置也要以更快的速度、更高的密度及集積度來處理 電子資料,連帶地,各種電子裝置中電路控制、運行之精 密度也要隨之提高。舉例來說,在光碟燒錄機中,由於要 將資料準確地燒錄至資料儲存密度極高的光碟片上,對光 碟機資料寫入動作的時序控制也要能精確掌握。在光碟機 以其讀取頭向光碟片收發雷射光以進行資料存取時, 光碟機可由光碟片轉動時反射回來的雷射解析出一時脈作 為資料寫入/存取時時序同步控制的依據,光碟機還是要 在一時脈週期中細分出多個不同的同步時間點,以精確控 制資料寫入/存取的時機。另外,像是時間數位轉換器 (TDC, time-to-digital converter)或是時間延遲校正電 路,也需要以不同相位的同頻時脈來於一時脈週期中細分 出數個不同的同步時間點。因此,能精密分割出多個不同 相位同頻時脈的多重相位產生電路,也成為現代時序控制 電路中不可或缺的構築電路之






五、發明說明 (2)

在習知技術中,可以使用環式震盪器(ring oscillator)中各級反相器之輸出來提供多個不同相位之 同頻時脈。為了使技術討論更為具體,以下將假設吾人要 產生 16個 同頻異相的時脈,各時脈的相位差平均分佈於 360度中。在習知技術中,若要以環式震盪器來產生16個 同頻異相的時脈,環式震盪器中就要設置 8個差動操作之 反相器,集合各反相器互為反相的兩個輸出端所產生的輸 出,總共取出16個同頻異相的時脈。請參考圖 示的,即為一環式震盪器10基本電路架構之示意圖 要以 10來產生 16個 同 頻 異 相 之 輸 出 時 脈 , 震 盪 器 10即 設 有 8個 環 狀 串 連 的 反 相 器 12A至 12H; 各 反 相 器 具 有 雨 差 動 輸入端及兩差動輸出端。舉例來說,反相器 12A由其兩差 動輸入端接收反相器 12 H在差動輸出端互為反相的輸出 而反相器 12A兩互為反相之輸出則由其差動輸出端輸入至 反相器 12B的差動輸入端,以此類推。集合各反相器 12H各差動輸出端的輸出,就能形成16個同頻異相的輸出 時脈 A至 H、 A i至 H i。 就如圖一中所標示的,反相器 12A雨 互為反相的差動輸出端可分別產生輸出時脈B及Bi、反相 器 12B則 可產生輸出時脈 C及 Ci,以此類推;反相器 12H則 產生出輸出時脈 A及 Ai。以輸出時脈 A為相位 0度之基準 圖一中也標示出各輸出時脈相對於輸出時脈 A的相位差 舉例來說,因為輸出時脈 A、Ai是由反相器 12H的差動輸出 端 輸 出 的 , 故 輸 出 時 脈 A i 與 輸 出 時 脈 A間 有 180度 的 相 位





五、發明說明 (3)

差。同理,輸出時脈 C與輸出時脈 A之間有 45度的相位差,而反相輸出時脈 Ci與輸出時脈 A之間的相位差就會加上額外的 180度,成為 225度。輸出時脈 H、Hi則分別與輸出時脈 A之間有 337.5度、157.5度的相位差,以此類推。

請參考圖二(並一併參考圖一)。圖二即為圖一中各 翰出時脈A至H、Ai至Hi波形時序之示意圖;圖二之橫軸為 時間,各波形之縱軸為波形之大小。在環式震盪器中 反相器會將其輸入端的訊號延遲一段時間後反相輸出; 連各級反相器,就能在各級反相器的輸出端取出週期震盪 的輸出時脈。舉例來說,在圖二中,輸出時脈 A在時點 tp0 由高位準降低為低位準(輸出時脈Ai則在時點tpO由低位 準反相升高為高位準);輸出時脈A、Ai在輸入反相器 12A 後,經過反相器 12A延遲後的反相輸出,就會使輸出時脈 B 在時點 tp0+Tg由低位準升高為高位準 (而時脈 Bi則會由高 位準反相降低為低位準);其中延遲時間Tg就代表反相器 12A引入的延遲。同理,輸出時脈 B、 Bi在時點 tp0+Tg之位 準改變在經過反相器 12B的延遲反相後,就會在時點 tp0+ 2Tg觸發時脈 C、 Ci的位準改變 (此處假設各反相器均為相 同,故各反相器的延遲時間均為Tg)。如此一直持續下 去,反相器 12G會觸發時脈 H、Hi在時點 tp0+7Tg改變位 準,反相器 12H則會循著環狀架構,回過頭來觸發時脈 A、 Ai在時點 tp0+8Tg改變位準,並引發訊號的震盪。換句話 說,總結各反相器的總延遲時間8Tg,就相當於一輸出時





五、發明說明 (4)

人名意比多名的人名 医多种野属 医多种病

心可如此人 不要不管 一人

脈中半週期的時間。改變各反相器的延遲時間Tg,就能改 變各輸出時脈的週期與頻率。也由於 8 T g的延遲時間相當 於輸出時脈中的半週期,一段延遲時間 Tg就相當於 22.5度 的相位差。舉例來說,在反相器 12A中,輸出時脈 A加上延 遲時間(22.5度)後反相(180度相位差)輸出的時脈 B, 就 會 和 輸 出 時 脈 A有 202.5度 (22.5+180) 的 相 位 差 。 請 繼 續參考圖三。圖三和圖二一樣,都是圖一中輸出時脈A至 H、Ai至Hi的波形時序圖,圖三之橫軸亦為時間,各波形 之縱軸代表波形大小。不過,圖三中是按照各輸出時脈相 對於輸出時脈A的相位差大小依序排列的。由圖三中可看 出,以輸出時脈A的上升緣為準(像是在時點tpl的上升 緣),各時脈後續的上升緣(像輸出時脈 Bi、C、H分別在 時點 tpl+Tg、 tpl+2Tg以及 tpl+15Tg的 上升緣) 就可將輸 出時脈中一週期的時間均分為16等分,以用於精密時序控 制或時間數位轉換器等之應用。而上述的時間等分均分 也就相當於對 360度之相位進行平均的相位分割

雖然習知技術中能以環式震盪器之多級反相器來產生多個同頻異相之輸出時脈,但此種習知技術也有一定的缺點。首先,要產生出多個同頻異相之輸出時脈,環式震盪器中必定要串連多個反相器;但其環狀架構上的反相器為少各反相器相互間不匹配的情形也會變得更嚴重,而各反相器引入的雜訊(像是各反相器本身的熱雜訊)也越多。由於環式震盪器環狀架構本身就是一個不穩定的回授





五、發明說明 (5)

系 統 , 此 環 狀 架 構 中 任 何 一 個 反 相 器 引 入 的 雜 訊 都 會 在 環 狀 架 構 中 傳 播 ; 反 相 器 的 數 目 越 多 , 引 入 雜 訊 的 機 會 及 對 電路之影響也就隨之增加。上述的雜訊及不匹配,會在各 輸出時脈中反應為訊號抖動 (jitter),或是相位上的誤 差。關於此情形,請參考圖四。圖四為圖一中各輸出波形 在非理想情況下波形時序之示意圖;圖四之横軸為時間, 各波形之縱軸為波形之大小。假設在輸出時脈A中有訊號 抖動時,輸出時脈 A中各週期的工作週期 (duty cycle)就 會不穩定,不會呈現理想的工作週期。舉例來說, 脈 A由時點 tp3到時點 tp4的週期 Tp1中,工作週期是理想的 50%,高位準的訊號剛好延續180度的相位。但在訊號抖 動的影響下,輸出時脈 A在時點 tp4、 tp5間的週期 Tp2, 其 工作週期就可能變大,高位準的訊號佔據 185度的相位。 在下一個週期,訊號抖動可能又會使工作週期變小,讓高 位準訊號僅延續176度的相位。除了工作週期的不穩定 外,各輸出時脈的週期也可能受影響;舉例來說,時點 tp3、tp4之間的週期 Tp1,就可能與時點 tp4、tp5間的週 期 T p 2時間長度相異,而不能維持穩定的週期

另外,由於環式震盪器中會交錯地以各訊號的正負緣來觸發次級反相器之位準改變,一旦一輸出時脈的工作週期不穩定,連帶地各輸出時脈間的相位差也會漂移而不穩定。如圖四所示,輸出時脈 A在時點 tp3、 tp4的上升緣會觸發輸出時脈 B在延遲時間 Tg(相當於22.5度之相位差)






五、發明說明 (6)

後的下降緣,輸出時脈B的下降緣又觸發輸出時脈C中在延 遲時間 Tg(相當於 45度之相位差)後的上升緣;即使輸出 時脈 A在週期 Tp2中無法維持理想的工作週期,輸出時脈 C 各週期之上升緣仍能和輸出時脈 A各週期之上升緣維持 45 度的相位差(相當與 2 T g的延遲時間)。然而,輸出時脈 Bi的上升緣是由輸出時脈 A在時點 tp3b、tp4b的下降緣所 觸發的,由於輸出時脈 A在週期 Tp1、Tp2中的工作週期不 穩定,對應地,輸出時脈A之下降緣發生的時間也不穩 定;連带地使輸出時脈 B的與輸出時脈 A間的相位差不能維 持穩定。就如圖四中所示,輸出時脈 B在時點 tp3後的第 個上升緣會因為輸出時脈 A在週期 Tp1中理想的工作週期, 而與輸出時脈 A在時點 tp3的上升緣維持理想的 202.5度相 位差;然而,到了輸出時脈B的第二個上升緣,由於輸出 時脈 A在週期 Tp2中上升、下降緣之間的工作週期變大,連 带地使輸出時脈 A、B在時點 tp4後的兩個連續上升緣間之 相位差擴大為207.5度。同理,輸出時脈 A、B在時點 tp5後 上升、下降緣間之相位差也會因輸出時脈A在第三個週期 中變小的工作週期而縮小為198.5度。換句話說,因為一 翰出時脈中的工作週期不穩定,各輸出時脈上升緣間的相 位差也無法維持穩定;這樣一來,各時脈的上升緣就不能 如圖三中所示地正確地均分一週期,也就無法用於時序之 精確控制。應用於時間數位轉換器時,上述相位差不精確 的情形就會反映為非線性的誤差,導致時間數位轉換器 法正確運作





五、發明說明 (7)

再者,由於環式震盪器中各輸出時脈之週期就正比於各反相器延遲時間之總和,若要產生多個同頻異相之輸出時脈,之總和器便用多個反相器,連帶地,其產生出來的趨勢時脈,也會具有較長的週期。在現代高運多級反相器的情況,以與國際人類,以及國際人類,以及經濟學,以及經濟學,以及經濟學,以及經濟學,以及經濟學,以及經濟學,以及經濟學,以及經濟學,以及經濟學,以及經濟學,以及經濟學,以及經濟學,以及經濟學,以及經濟學,以及經濟學,以及經濟學,

【內容】

1、日本の一下を見るとは、日本の記念を見る方

因此,本發明之主要目的在於提供一種能以數位相位內插器輔助環式震盪器,來產生多個同頻異相時脈之相位分割方法及相關電路,以克服習知技術的缺點。

在習知技術中,是以環式震盪器的多級反相器來分別產生同頻異相的多個輸出時脈,需要較多級數的反相器,容易造成對環式震盪器環狀結構回路之干擾,導致訊號抖動、相位分割失準等負面影響,也會增加電路運作、功率上的負擔。

在本發明中,則可以用數目較少的反相器產生數目較





五、發明說明 (8)

【實施方法】

請參考圖五。圖五為本發明多重相位產生電路 20功能 方塊之示意圖。多重相位產生電路 20即用來產生多個同頻 異相之輸出時脈,以實現相位分割,並能應用於精密時序 控制及時間數位轉換器。多重相位產生電路 20中設有一時 脈產生器 24、一切波器 (slicer) 26、一相位內插器 28。當 多重相位產生電路 20要產生某一頻率同頻異相之複數個輸 出時脈時,會先以時脈產生器 24來產生同頻異相之參考時 脈,而這些參考時脈之頻率均倍於輸出時脈的頻率。這些






五、發明說明 (9)

參考時脈會經過切波器 26做波形修整,波形修整後的參考時脈就會被輸入至相位內插器 28中,最後產生出相位分割後的多個同頻異相之輸出時脈。


為了要更具體的描述本發明之技術,並方便和前述習 知技術之比較,以下將假設多重相位產生器 20同樣用來產 生 16個 同 頻 異 相 之 輸 出 時 脈 A0至 A15。 要 產 生 16個 同 頻 異 相之輸出時脈,本發明可於時脈產生器24中先產生8個同 頻異相之參考時脈 fa0至 fa7, 這些參考時脈 fa0至 fa7之頻 率皆為各輸出時脈 AO至 A15頻率之兩倍。由於時脈產生器 24產生出來的參考時脈 fa0至 fa7可能有波形位準上的偏差 (像是波形振幅未及於數位訊號中代表數位「0, 的標準低位準及高位準),切波器26即用來將參考時脈 fa0至 fa7做適當的波形、位準調整,使這些參考時脈的位 準符合標準數位訊號之位準,成為參考時脈f0至f7,並輸 出至相位內插器28。由於參考時脈f0至f7為輸出時脈A0至 A15二倍頻之時脈,利用各同頻異相參考時脈 f0至 f7中不 同週期來觸發除頻,就能產生出輸出時脈 A 0至 A 15。為了 要正確地以各參考時脈 f 0至 f 7之不同週期來觸發除頻,相 位內插器28中設有一序向觸發模組30,可根據各參考時脈 f0至 f7的不同週期來產生序向控制的重設訊號 R0至 R3以及 中介時脈 y 0到 y 15, 而除頻模組 32就能依據這些重設訊號 RO至 R3來正確地對各中介時脈 y0至 y15除頻,最後分別產 生出 16個相位分割之輸出時脈 A0至 A15。





要以時脈產生器 24來產生 8個 同頻異相之參考時脈 fa0 至 fa7, 時脈產生器 24中可設置一環式震盪器 VCO, 並於此 環式震盪器 VCO中設置 4個差動反相器 22;如此就能由各差 動反相器22之差動輸出端取出參考時脈fa0至fa7。要使參 考時脈 fa0至 fa7的頻率穩定,時脈產生器 24中設置有一鎖 相回路;此鎖相回路中設有兩除頻器 divl及 div2、一用來 偵測頻率及/或相位誤差的偵測器 PD、一充電電路 CP (charge pump)、一低通滤波器 LPF,以配合震盪器 VCO經 由除頻器 div2回饋至偵測器 PD的訊號(舉例來說,可以是 参考時脈 fa0),形成一鎖相回路。此鎖相回路可根據一 標準頻率之標準時脈 CKs來進行對各參考時脈 fa0至 fa7之 頻率鎖定。標準時脈 CK s經過除頻器 div3除頻後之訊號, 與參考時脈 fa0經過除頻器 div2除頻後之訊號,會一起輸 入至偵測器PD,由偵測器PD偵測這兩個訊號間頻率、相位 間的誤差,並根據誤差大小來控制充電電路CP及低通濾波 器LPF,以將誤差大小轉換為對應的電壓訊號,並回饋控 制震盪器 VCO中的各個反相器 22, 來對應地調整各參考時 脈 fa0至 fa7的頻率 (也就是調整各反相器 22的延遲時 間)。各參考時脈頻率調整後又會經由除頻器 div2回輸至 偵測器 PD, 再度和 (除頻後)的標準時脈 CKs進行相位、 頻率的比對。重複這樣的過程,就能確保各參考時脈 fa0 至 fa7能和標準時脈 CKs同步,具有穩定的頻率。假設除頻 器 div2為 - 1/n除 頻 器 , 除 頻 器 div3為 - 1/m除 頻 器 , 則 上





五、發明說明 (11)

一个一个一个人的 人名阿尔 医阿克斯氏病病 医克尔斯氏

並鎖相回路運作的結果會使 fa=(n/m)*fs(其中頻率 fa為各參考時脈 fa0至 fa7的頻率,頻率 f s則為標準時脈 CK s的頻率)。舉例來說,若標準時脈 CK s之頻率 f s為 800MHz,要產生出 200MHz的參考時脈 fa0至 fa7,就可以設定除頻器 div3為一 1/8除頻器,讓鎖相回路鎖定使各參考時脈 fa0至 fa7之頻率 fa為 200MHz。經過銷相回路中震盪器 VCO的運作,四級反相器 22可分別產生出 8個同頻異相的參考時脈 fa0至 fa7;以參考時脈 fa0為相位 0度之基準,各參考時脈 fa0到 fa7的相位差及產生的節點,均已一併標示於圖五中。如前所述,參考時脈 fa0到 fa7會經過切波器 26調整訊號位準,並分別形成標準數位訊號之參考時脈 f0到 f7% 需要 位訊號之參考時脈 f0到 f7% 然是同頻異相、相位平均分佈的時脈。

本發明的原理是利用倍頻參考時脈 f 0到 f 7中的不同週期來觸發除頻以進行相位內插,並產生出相位分割後的各個輸出時脈 A 0到 A 15。關於此原理,請參考圖六 A。圖六 A 是本發明中參考時脈 f 0至 f 7、輸出時脈 A 0至 A 15波形時序之示意圖,圖六 A之橫軸為時間,各波形的縱軸則是波形的大小幅度。如前所述,在此討論的實施例中,是以 8個 2倍頻之參考時脈 f 0至 f 7來除頻產生 1 6個同頻異相之單倍頻輸出時脈 A 0到 A 15,以完成對輸出時脈的相位分割。舉實例來說,若要產生 1 0 0 M H z 時脈的 1 6相位分割(也就是 1 6個





五、發明說明 (12)

化工作的 不可以 人名英格兰人姓氏 医牙宫 医多种形式

頻率 100MHz的 輸出時脈 A0至 A15),本發明中的時脈產生 器 24就 可 產 生 出 8個 200MHz的 參 考 時 脈 f0至 f7來 作 為 除 頻 的依據。如圖六 A所示,各參考時脈 f 0至 f 7的週期為週期 Ta(即參考週期),各輸出時脈 A0至 A15的週期為週期 Tb,在倍頻的關係下,週期 Tb的時間長度就是參考週期 Ta 時間長度的2倍。當本發明運作時,即以各參考時脈中的 不同参考週期來觸發各輸出時脈中的不同週期。舉例來 說,如圖六A所示,以參考時脈fO在時點tO的上升緣觸發 1/2的除頻,就能產生出輸出時脈 AO,使輸出時脈 AO的上 升緣實質上與參考時脈 f O在時點 t O的上升緣對齊。同理 参考時脈 f1在時點 t0+Td(延遲時間 Td即代表一個反相器 22的延遲時間)上升緣觸發之除頻,則能產生輸出時脈 其上升緣亦對齊於參考時脈 fl在時點 t0+Td的上升 緣。參考時脈f2在時點t0+2Td的上升緣觸發除頻則能產生 輸出時脈 A2;以此類推。沿用相同的除頻觸發原理,參考 時脈 f0至 f7分佈於時點 t0至時點 t0+7Td之間的 8個上升 ,就可分別觸發出輸出時脈 AO至 A7。由於各參考時脈與 各輸出時脈間存在倍頻的關係,參考時脈 f 0至 f 7間的相位 差,就相當於輸出時脈 A O至 A 7間相位差的 2倍。舉例來 說,參考時脈fO、fl之上升緣間有延遲時間Td的延遲;根 據圖五中4級環式震盪器 VCO運作的原理,延遲時間 Td應為 参考週期 Ta的 1/8, 相當於參考時脈中 45度的相位差 (也 就是 360*Td/Ta)。在上升緣觸發後,輸出時脈 AO、A1上 升緣間的時間差亦為延遲時間Td,但輸出時脈的週期Tb為





五、發明說明 (13)

參考週期 Ta的 2倍,故輸出時脈 AO、 A1間的相位差就變成了 22.5度(也就是 360*Td/Tb),為參考時脈 fO、 f1間相位差 45度的一半。同理可推知,參考時脈 fO、 f2間 90度的相位差,就使輸出時脈 AO、 A2間具有 45度的相位差。以此類推,參考時脈 f0至 f7由 0度到 315度的相位差,就能分別觸發出 0度到 157.5度相位差的輸出時脈 AO至 A7。換句話說,參考時脈 f0至 f7在時點 tO、 t0+7Td內 8個可將參考週期 Ta均分 8份之上升緣,就分別對應於輸出時脈 AO至 A7在同一段時間內將半個週期 Tb(相當於 180度相位)均分 8份之上升緣。

接下來,在時點 t0+8Td,参考時脈 f0第二個週期之上升緣又能觸發除頻而產生輸出時脈 A8;由於一個參考週期Ta相當於輸出時脈中180度的相位差,故參考時脈中連續的兩個週期,恰好可觸發除頻出兩個互為180度相位差之輸出時脈。再舉一例,參考時脈 f1在時點 t0+Td、t0+9Td 雨參考週期之上升緣,就能分別觸發除頻為輸出時脈 A1、A9,這兩個輸出時脈相對於輸出時脈 A0的相位差就分別是22.5度、202.5度,互有180度的相位差。依此類推,而參考時脈 f7在時點 t0+7Td、t0+15Td的 兩個上升緣就可分別觸發除頻為輸出時脈 A7、A15。換句話說,本發明以各參考時脈 f0至 f7在時點 t0、t0+7Td間第一個參考週期之上升緣來分別觸發除頻出輸出時脈 A0至 A7,而各參考時脈接下來在時點 t0+8Td、t0+15Td間第二個週期之上升緣又能分





五、發明說明 (14)

別觸發出輸出時脈 A8至 A15,總計觸發出 16個輸出時脈 A0至 A15。利用 2倍頻 8個參考時脈能將輸出時脈之 180度 (相當於一參考週期 Ta)均分為 8分,利用各參考週期中不同的參考週期,就能將輸出時脈 360度均分為 16份,達到輸出時脈相位分割的目的。而本發明於相位內插器 28中 (請參考圖五)設置的除頻模組 32,就是用來進行除頻,以將2倍頻之時脈除頻為各輸出時脈。

雖然將 2倍頻的參考時脈進行 1/2除頻就能得到各輸出 時脈,但由於本發明中是以各參考週期中,利用不同的參 考週期以分別觸發出不同的時脈,故需謹慎調整開始觸發 除頻的時間,避免各輸出時脈的相位混亂。關於此情形 請參考圖六 B。圖六 B是圖五多重相位產生電路 20運作時, 各相關訊號波形時序之示意圖;圖六B之橫軸為時間,各 波形的縱軸為波形的大小。如圖六B所示,假設現在是以 參考時脈 f O在時點 t O之上升緣 (也就是參考時脈 f O的第一 個參考週期 Tal的上升緣) 來觸發除頻出輸出時脈 AO,那 麼在觸發輸出時脈 A8時,就要確定除頻模組 32是以接下來 的第二個參考週期 Ta2來觸發輸出時脈 A8的產生; 若錯誤 地以参考週期 Ta1或 Ta6來觸發輸出時脈 A8的產生,那麼觸 發出來的輸出時脈 A8就會變成輸出時脈 A0,無法正確完成 相位分割。同理,當要對時脈f1進行除頻而產生輸出時脈 A1時 , 觸發模組 32也要確定是以參考時脈 f1在時點 t0之後 的第一個上升緣(也就是參考週期 Ta3的上升緣)就開始






五、發明說明 (15)

觸發除頻,這樣輸出時脈 A1、 A0間的相位差才會符合圖六 A中預期的關係。若是錯誤地以參考週期 Ta5或 Ta4之上升 緣來觸發除頻,所產生出來的輸出時脈就會像是圖六 B中 繪 出 的 輸 出 時 脈 Ale,和 輸 出 時 脈 Al有 180度 的 相 位 差 , 並 非正確的輸出時脈 A1。換句話說,在除頻時,最好能以參 考時脈 f 0的一個參考週期為基準 (像是參考週期 Tal) 再選擇相位落後參考週期Tal符合預定值的各個週期來觸 發除頻出各輸出時脈,以避免錯誤的除頻。舉例來說,以 參考時脈 Tal為基準,要觸發出有 180度相位差的輸出時脈 A8,就能選擇以落後參考時脈 360度之參考週期 Ta2來開始 以上升緣觸發除頻,以避免錯誤地用參考週期 Ta1或 Ta6來 除頻。同理,要觸發出22.5度相位差的輸出時脈 A1,就能 根據基準的參考週期 Tal,選擇落後參考週期 Tal有 45度相 位差的参考時脈 Ta3來以上升緣正確地觸發除頻出輸出時 脈Al。這樣一來,也就能避免以上升緣超前的參考週期 Ta5,或是以上升緣落後達 405度之參考週期 Ta4來錯誤地 觸發除頻出輸出時脈 A1。依循上述原則並對照圖六 A就可 瞭解,若以参考時脈 f O在時點 t O之上升緣為基準,要正確 地產生輸出時脈 A15, 就要由參考時脈 f7在時點 t0+15Td的 上升緣(落後時點 t0之上升緣 675度相位)來開始觸發除 頻,以此類推。為了達成上述的目的,確保除頻模組32正 確地依照各參考週期之順序來對應地觸發除頻出各個輸出 時脈,本發明之相位內插器28中即設有序向觸發模組30, 可藉由中介時脈 y0到 y15、重設訊號 R0到 R3來控制除頻模





五、發明說明 (16)

組 32正確地除頻。

請參考圖七。圖七即為本發明中序向觸發模組 30一實 施例之電路示意圖。在此實施例中,序向觸發模組30設有 16個負緣(下降緣)觸發的正反器(可以是 D正反器, D flip-flop) F11至 F14、 F21至 F24、 F31至 F34以 及 F41至 F44, 還有一些輔助的及閘 36與緩衝器 (buffer) 34。及閘 36用 來 做 及 運 算 (AND operation), 緩 衝 器 34用 來 增 加 訊 號輸出的驅動能力,並防止雜訊進入序向觸發模組30中。 各正反器設有一輸入端·D、一輸出端Q、一重設端rst及一 時脈端(圖七中標示為三角形),以接受時脈之觸發,並 由輸出端Q輸出對應的訊號。各正反器之重設端rst統一由 一起始訊號 RS觸發重設。其中正反器 F11到 F14可視為一 組,正反器 F11接受参考時脈 f0之觸發,其輸入端 D直接電 連於一直流電壓 Vcc,相當於在輸入端 D持續輸入一高位準 之數位「1」;而在其輸出端 Q的輸出,一方面會經由一緩 衝器 34輸出為一重設訊號 RO, 一方面則輸入至次一正反器 F12,作為正反器 F12於其輸入端 D的輸入;另外,正反器 F11輸出端 Q的輸出還與時脈 f O於一及閘做及運算,以產生 一中介時脈 y 0。基於類似的配置,正反器 F12受参考時脈 f 4的 觸發,於其輸入端 D接受前一級正反器 F11之輸出,並 在輸出端 Q輸出訊號至下一級的正反器 F13; 而正反器 F12 的輸出也經過緩衝器輸出為一重設訊號 R1,並與參考時脈 f4做及運算而產生中介時脈y4。正反器F13接收正反器F12





五、發明說明 (17)

的輸出後,再度根據參考時脈 f 0的觸發產生對正反器 F14之輸出,並形成重設訊號 R2以及中介時脈 y8。最後,正反器 F14接受正反器 F13的輸出,在參考時脈 f 4的觸發下形成重設訊號 R3以及中介時脈 y12。換句話說,在正反器 F11到 F14這四個一組的正反器之間,各正反器的輸出就作為次一級正反器的輸入,並交錯地由參考時脈 f 0、 f 4、 f 0及 f 4之觸發,以產生出中介時脈 y 0、 y 4、 y 8及 y 12。

同理,正反器 F21至 F24為一組的四個正反器,正反器 F21輸入端 D亦接受數位「1」之輸入,各次級的正反器 F22到 F24均接受前一級正反器的輸出作為輸入;各正反器 F21至 F24分別由參考時脈 f1、 f5、 f1及 f5觸發 ,以分別產生中介時脈 y1、 y5、 y9、 y13。在此組正反器中,已不必由各正反器的輸出端 Q產生重設訊號 (亦即 R0~R3),但各輸出端 Q選是連接於一緩衝器,作為各正反器虛置 (dummy)的負載。根據類似的配置,正反器 F31至 F34為一組,由正反器 F31接受數位「1」之輸入,各次級正反器 F32至 F34接受前一級之輸出作為輸入;各正反器 F31至 F34分別由參考時脈f2、 f6、 f2、 f6觸發,產生中介時脈 y2、 y6、 y10及 y14。正反器 F41至 F44這一組,則根據參考時脈 f3、 f7、 f3及 f7的觸發,分別產生出中介時脈 y3、 y7、 y11與 y15。

請參考圖八。圖八為本發明中除頻模組 32功能方塊之示意圖。根據序向觸發模組 30中產生的中介時脈 y0至






五、發明說明 (18)

y15,以及重設訊號 R0至 R3,除頻模組 32就能正確地除頻,產生出輸出時脈 A0至 A15。除頻模組 32中設有 16個正緣觸發的正反器 (可以是 D正反器) D11至 D41、D12至 D42、D13至 D43以及 D14至 D44。各正反器設有一時脈端(圖八中以三角形表示)、一重設端 rst、一輸入端 D、一輸出端 Q及一反相輸出端 Qi。各正反器的反相輸出端 Qi電連於其輸入端 D,以將各正反器連接為一 1/2除頻器。正反器 D11至 D41統一接受重設訊號 R0之重設控制,並分別對中介時脈 y0至 y3除頻,以產生輸出時脈 A0至 A3。基於類似的配置,正反器 D12至 D42統一由重設訊號 R1控制重設,以對中介時脈 y4至 y7除頻,產生輸出時脈 A4至 A7。正反器 D13至 D43、D14至 D44分別由重設訊號 R2、R3控制重設,並分別對中介時脈 y8至 y11、y12至 y15除頻,以產生輸出時脈 A8至 A11、A12至 A15。

為了進一步說明序向觸發模組 30、除頻模組 32運作的原理及情形,請繼續參考圖九 A至九 D(並一併參考圖七、圖八)。圖九 A至九 D為序向觸發模組 30運作過程中各相關訊號波形時序之示意圖;圖九 A至九 D之橫軸為時間,各波形之縱軸為波形之大小,並以 D(F11)、 Q(F44)等之記號來分別表示正反器 F11的輸入端 D、正反器 F44 輸出端 Q之訊號,以此類推。首先,在圖九 A中所示的,是同為一組的正反器 F11至 F14各相關訊號之波形時序。假設起始訊號 RS是在時點 ts開始觸發各正反器 F11至 F14、 F21至 F24、 F31





五、發明說明 (19)

至 F34以及 F41至 F44重 設, 並從頭開始運作。正反器 F11由 時點 t S開始運作後,其輸出端 D(F11)就被重設為低位準的 數 位 ¹ 0」(可 經 由 地 位 準 的 RS重 設 訊 號 來 達 成); 雖 其 輸 入端 D(F11)一直都是數位「1」,但由於正反器 F11是 負緣 觸發的正反器,故受時脈fO觸發之正反器F11要等到時脈 f O在時點 tal的負緣(也就是下降緣)才會取樣到輸入端 D (F11)的數位「1」,並對應地使輸出端 Q(F11)之訊號在時 點 tal升到高位準的數位「l」。當然,正反器F11輸出端Q (F11)的訊號就變成正反器 F12輸入端 D(F12)的訊號,同時 也是重設訊號 RO,就像圖九 A中標示的。另外,正反器 F11 輸出端 Q(F11)的訊號和參考時脈 f0做及運算後,就成為中 介時脈 y0; 由圖九 A中可看出,由於輸出端 Q(F11)的訊號 會在時點 tal後才會變為數位「1」,在做及運算時,相當 於將參考時脈fO在時點tal之前的各個參考週期消除,故 中介時脈 y 0的第一個週期之上升緣,要到時點 ta 2才出 現。





五、發明說明 (20)

訊號在時點 ta2才變為數位「1」,參考時脈 f4在此之前的參考週期都會在及運算中消失,使得中介時脈 y4要到時點ta3才出現第一個週期的上升緣。同理,因為正反器 F13由輸入端 D(F13)接收的訊號會在時點 ta2才會由數位「0」變成數位「1」,連帶地輸出端 Q(F13)的訊號在時脈 f0之觸發下,會到時點 ta3才變為數位「1」(並形成重設訊號R2);而及運算出來的中介時脈 y8也會連帶地在時點 ta4才出現第一個週期之上升緣。正反器 F14的輸出端 Q(F14)的訊號則會受輸入端 D(F14)的控制,在時脈 f4的下降緣觸發下,直到時點 ta4才會由數位「0」轉變為數位「1」,形成重設訊號 R3,並透過及運算消除參考時脈 f4在時點ta4之前的週期,形成中介時脈 y12。如此一來,中介時脈 y12的第一個週期之上升緣,要到時點 ta5才會出現。

由上述描述可知,正反器 F11至 F14這四個一組的正反器,由於各正反器 F12至 F14分別是由前一級正反器之輸出端 Q接受輸入,再加上用來觸發的參考時脈 f0、f4、f0及f4相互間半週期的相位差,故各正反器 F11至 F14在輸出端Q(F11)至 Q(F14)輸出的訊號,會間隔半週期的時間,依照順序分別在時點 ta1至 ta4由數位「0」變為數位「1」,而這四個輸出端的訊號就可作為序向控制的重設訊號 R0至R3。同理,中介時脈 y0、y4、y8及 y12第一個週期之上升緣,也會依照先後順序,分別在時點 ta2、ta3、ta4及 ta5才出現。另外,由於圖九 A(及後續各時序之圖式)皆為





五、發明說明 (21)

· 子子 一大の大大大学を大きないとなるとあるとなったから

時序的示意圖;在實際上,各正反器、邏輯閘的輸入、輸出皆有部份的閘延遲(gate delay),需要加以考慮。舉例來說,在圖九 A中,在正反器 F11之輸出端 Q(F11),其上升緣會略微延遲於參考時脈 f0在時點 tal的降緣;為了確保中介時脈 y0能在時點 ta2順利地開始跟隨參考時脈 f0的各個週期,故正反器 F11連同及閘 36引入的閘延遲要小於參考時脈 f0的半週期,確保正反器之 Q輸出端訊號能在時點ta1、ta2之間就轉變位準,讓中介時脈 y0能順利地跟隨參考時脈 f0在時點 ta2開始的週期。當然,閘延遲引入及考 量為數位電路設計中之習知技術,在不妨礙本發明技術揭露的情況下,不再詳述。

根據相同的運作原理,在正反器 F21至 F24這組的四個正反器中,正反器 F21也是由輸入端 D(F21)接受數位「1」的輸入,各正反器 F22至 F42也是以前一級的輸出作為輸入,所以各輸出端 Q(F21)至 Q(F24)輸出之訊號在時點 ts經由起始訊號 RS之重設後,也會依照先後順序,分別在時點 tb1至 tb4才會由數位「0」轉變為數位「1」,如圖九 B所示。連帶地,各正反器輸出端之訊號分別和參考時脈 f1、f5、f1及 f5及運算所產生出來的中介時脈 y1、y5、y9及 y13,也會依先後順序,分別在時點 tb2、tb3、tb4及 tb5才會出現第一個週期之上升緣。圖九 B與圖九 A(以及圖九 C、D) 中標出的時點 ts,一樣都代表起始訊號 RS觸發各正反器之重設,並重頭開始運作的時間;圖九 B中也標示出





五、發明說明 (22)


衛子を食る がいかんない かとお

了圖九 A中的時點 tal(也就是輸出端 Q(F11)上升緣發生的時間)。由於參考時脈 f1落後參考時脈 f0有 45度的相位差,相當於一個延遲時間 Td;在圖九 B的例子中,輸出端 Q(F21)在時點 tbl的上升緣也就落後時點 tal一個延遲時間 Td的時間。正反器 F21至 F24在輸出端 D(F21)至 D(F24)的輸出不必作為重設訊號,這組正反器主要產生的是中介時脈 y1、y5、y9及 y13。

圖九 C所示的則是正反器 F31至 F34這一組中各正反器在各輸出端 Q(F31)至 Q(F34)的訊號,以及產生出來的中介時脈 y2、y6、y10及 y14。依據前述的運作原理,各正反器 F31至 F34在時點 ts的重設後,分別會在參考時脈 f2、f6、f2及 f6的觸發下,依先後順序在時點 tc1至 tc4時使輸出端 Q(F31)至 Q(F34)的訊號由數位「0」轉變為數位「1」,並連帶使中介時脈 y2、y6、y10及 y14第一個週期的上升緣分別依序在時點 tc2、tc3、tc4及 tc5才出現。同樣地,圖九 C中也標示出了圖九 A中的時點 ta1;由於參考時脈 f2落後參考時脈 f0有 90度之相位差,相當於兩個延遲時間,故在圖九 C的例子中,輸出端 Q(F31)之訊號在時點 tc1之上升緣也會落後時點 ta1兩段延遲時間 Td。

在圖九 D中,示意的則是正反器 F41至 F44這一組正反器中各相關訊號的波形時序。同樣地,經由互有 180度相位差之時脈 f3、f7、f3、f7的觸發,正反器 F41至 F44輸出端





五、發明說明 (23)

Q(F41)至Q(F44)之訊號,也會在時點 ts之重設後,依序在時點 td1至 td4曲數位「0」變為數位「1」;配合這些序向訊號與參考時脈 f3、f7、f3及 f7的及運算所產生出來的中介時脈 y3、y7、y11與 y15,也分別在時點 td2至 td5才會有第一個週期的上升緣。不過,起始訊號 RS重設各正反器的時點 ts不一定會和各參考時脈同步,就像圖九 A到圖九 D的示意例所示,時點 ts未和任何參考時脈之上升緣或下降緣同步發生。這樣一來,觸發各組正反器之參考時脈在時點 ts後的第一個下降緣,就可能出現在時點 ta1之前。為了比較方便,圖九 D中也一併繪出了參考時脈 f0之波形時序。如圖九 D所示,在此例中,由於時點 ts的重設發生時比較接近參考時脈 f3的下降緣,雖然參考時脈 f3的相位落後參考時脈 f1有 135度,但時點 ts剛好落在參考時脈 f3的前一個週期,使得正反器 F41輸出端 Q(F41)訊號之上升緣會提前在時點 td1發生,反而超前於時點 ta1。

總結序向觸發模組 30中各組正反器 F11至 F14、F21至 F24、F31至 F34以及 F41至 F44的操作,在各組的正反器中,每一正反器接受前級正反器之輸出為輸入,在不同之對應參考時脈的觸發下,各正反器輸出端 Q之訊號一定會在前級正反器輸出由數位「0」變為數位「1」後,才有可能在對應參考時脈的觸發下,由數位「0」變為數位「1」;連帶地,每一正反器輸出端 Q的訊號也就會透過及運算將對應參考時脈中對應於輸出端 Q之訊號上升緣前之






五、發明說明 (24)

参考週期去除,以產生出對應的中介時脈。這樣一來,各級正反器產生的對應中介時脈,其第一個週期之上升緣也就會依照各級正反器的順序依序發生。舉例來說,如圖九A所示,在正反器 F11至 F14這組正反器中,第二級正反器 F12輸出端 Q(F12)由數位「0」轉變為數位「1」之上升緣一定會在時點 ta1之後才會發生;而該上升緣實際發生的時間,則由觸發正反器 F11、 F12的 兩參考時脈 f0、 f4間的相位差來決定。由於參考時脈 f4落後參考時脈 f0有 180度之相位,輸出端 Q(F12)之上升緣要落後半個參考週期,到時點 ta2才出現。透過及運算,就能根據輸出端 Q(F11)、 Q(F12)分別產生出來中介時脈 y0、 y4。經由輸出端 Q(F11)、 Q(F12)上述訊號時序之安排,就能確保中介時脈 y4的在時點 ta3、 ta5間的第一個週期會落後於中介時脈 y0在時點 ta2、 ta4間的第一個週期,以反應參考時脈 f4之相位落後參考時脈 f0之相位。

就如圖六 B及相關說明中所討論到的,在除頻時,可以根據參考時脈 f 0中一參考週期為基準,再依次以其他參考時脈中相位落後符合預期之參考時脈來觸發除頻出各個輸出時脈。而序向觸發模組 3 0中各組正反器運作所產生出來的中介時脈,就是以每組中第一級正反器對應中介時脈的第一個週期為基準,並使該組中其他各級正反器對應中介時脈的第一個週期落後該基準週期之相位差符合預期中的相位差。就像上面討論到的,由正反器 F11至 F14這組正反






五、發明說明 (25)

器所產生出來的中介時脈 y4、y8、y12,各中介時脈第一 週期之上升緣就與中介時脈 y 0第一週期之上升緣分別有 0.5、1、1.5週期之時間差,相當於180、360、540度之相 位差。若以中介時脈 y0、y4、y8、y12第一週期之上升緣 來開始觸發除頻為輸出時脈 AO、 A4、 A8及 A12, 這些輸出 時脈(相對於輸出時脈AO)就會有 0、90、180、270度之 相位差,符合圖六 A中預期之相位關係。同理,正反器 F21 至 F24這一組正反器產生出來的中介時脈 y1、y5、y9、 y13, 也是以中介時脈 y1第一個週期為基準,其他中介時 脈 y5、y9、y13第一個週期分別落後 180、360、540度的相 位差。其他各组的正反器所分别產生出來的中介時脈,相 互間的關係也能類推之。不過,就如前述,因為重設各正 反器的時間tS不一定跟各參考時脈同步,在不同組正反器 產生出來的中介時脈之間,其第一週期相互間的相位差也 就不一定符合預期之相位差關係,此時就可在除頻模組32 中依據重設訊號 RO至 R3進行修正。

請參考圖十 A、圖十 B(並一併參考圖八、圖九 A至九D)。圖十 A、十 B為圖八中除頻模組 32運作時,各相關訊號波形時序之示意圖;圖式之橫軸為時間,各波形之縱軸為波形大小。如前所述,除頻模組 32中上升緣觸發之各個正反器 D11至 D41、 D12至 D42、 D13至 D43及 D14至 D44本身就連接為 1/2除頻器;正反器 D11至 D41的重設端 rst統一由重設訊號 R0控制,可視為同一組,分別用來對中介時脈 y0至






五、發明說明 (26)

通過於 化學者 医骨板 医牙髓病 人名英

y 3除 頻 , 以 產 生 輸 出 時 脈 A 0至 A 3。 同 理 , 正 反 器 D 1 2至 D 4 2 這一組同由重設訊號 R 1控制重設,以對中介時脈 y 4至 y 7除 頻 產 生 出 輸 出 時 脈 A4至 A7;正 反 器 D13至 D43由 重 設 訊 號 R2 控制對中介時脈 y 8至 y 11之除頻,得出輸出時脈 A 8至 A 11, 以此類推。而圖十 A中所示,即為正反器 D11至 D41、 D12至 D42各相關訊號之時序。如圖十 A所示,集合圖九 A至九 D各 正反器 F11、F21、F31及 F41(也就是各組第一級之正反 器)所分别產生出來的中介時脈 y0至 y3,就是正反器 D11 至 D41要除頻的對象。如前所述,序向觸發模組 30中各組 正反器內的中介時脈已經有正確的相位差關係,但不同組 正反器中介時脈間之相位關係還不一定是正確的。就像圖 十 A所示,各中介時脈 y 0至 y 3第一週期之上升緣分別在時 點 ta2、tb2、tc2、td2,但因為對序向觸發模組 30重設之 重設時間tS的影響(請參考圖九D中的討論),中介時脈 y3第一週期在時點 td2之上升緣其實會超前於中介時脈 y0 第一週期在時點 ta2之上升緣。若是直接由時點 td2的上升 緣開始觸發除頻,就無法得到正確的輸出時脈 A3。然而, 重設訊號 RO會控制各正反器 D11至 D41在重設訊號 RO之上升 緣重設,相當於在時點 tal後才觸發各正反器 D11至 D41開 始除頻。由於正反器 D11至 D41為上升緣觸發正反器,在時 點 tal之重設後,正反器 D41會於中介時脈 y3在時點 td4之 上升緣才會開始除頻,使得輸出時脈 A 3的上升緣對齊中介 時脈 y 3的上升緣,與輸出時脈 A 0間符合預設之相位差,就 像圖六A中所示。事實上,由於重設時間ts發生的時機不





五、發明說明 (27)

一定會與各參考時脈 f 0至 f 7有特定的時間關係,故不論是 中介時脈 y1、 y2或 y3, 其第一週期之上升緣都有可能超前 於中介時脈 y 0第一週期之上升緣。不過,正反器 F11連同 中介時脈 y 0一起產生出來的重設訊號 R 0, 其上升緣一定會 以 180度之相位超前中介時脈 y 0第一週期之上升緣,中介 時脈 y1至 y3第一週期上升緣超前中介時脈 y0第一週期上升 緣之幅度則會在 225度到 315度相位之間 (因為參考時脈 fl 至 f 3 與 參 考 時 脈 f 0 之 相 位 差 是 在 4 5 度 到 1 3 5 度 之 間) 句話說,即使中介時脈 y1至 y3有任一(或任何幾個)中介 時脈第一週期之上升緣超前中介時脈 y 0第一週期之上升 緣,重設訊號 RO之上升緣也一定會落後於該等上升緣, 得各正反器 D21至 D41不會由該等上升緣就開始除頻,而會 由重設訊號 RO上升緣之後的上升緣才開始除頻。這樣一 來,就能以中介時脈 y 0在時點 ta 2之上升緣為基準,依序 以中介時脈 y1至 y3中在時點 ta2之後符合預期相位差之上 升緣來開始觸發除頻,確保除頻出來的輸出時脈 A0至 A4間 有符合預期的相位差。

同理,在正反器 D12至 D42這組正反器中,正反器 F12連同中介時脈 y4一起產生的重設訊號 R1,就能排除中介時脈 y7在時點 td3第一週期之上升緣,而使正反器 D12至 D42這組正反器正確地在各中介時脈 y5至 y7間以落後時點 ta3(也就是中介時脈 y4第一週期之上升緣)的各個上升緣來 關發除頻,以便產生出時脈 A4至 A7。請注意,在序向觸發





五、發明說明 (28)

模組 30中,中介時脈 y4是由正反器 F11至 F14這組中的第二級正反器 F12所產生,其第一週期之上升緣一定會落後於第一級正反器 F11所產生的中介時脈 y0,再配合重設訊號 R1於正反器 D22至 D42間的重設運作,就能確保中介時脈 y0至 y7也一定是以落後於中介時脈 y0第一週期之上升緣來開始觸發除頻。

如圖十 B所示,在正反器 D13至 D43中,正反器 F13連同中介時脈 y8-起產生的重設訊號 R2會消除中介時脈 y11於時點 td4上升緣之影響,使各正反器 D13至 D43會由各中介時脈 y8至 y11分別於時點 ta4、tb4、tc4及 td6之上升緣來觸發除頻,產生輸出時脈 A8至 A11。同理,正反器 D14至 D44會根據重設訊號 R3正確地根據中介時脈 y12至 y15於時點 ta5、tb5、tc5及 td7的上升緣來開始觸發除頻,得到輸出時脈 A12至 A15。

總括本發明中相位內插器 28之運作,是以序向觸發模組 30中各組正反器 F11至 F14、 F21至 F24、 F31至 F34以及 F41至 F44來產生各中介時脈。以正反器 F11產生之中介時脈 y0的第一週期上升緣為基準,正反器 F12至 F14產生的中介時脈 y4、 y8、 y12, 其第一週期之上升緣均已經以正確的相位差落後於中介時脈 y0第一週期之上升緣。同理,正反器 F21至 F41產生的中介時脈 y1、 y5、 y9及 y13, 各中介時脈 y5、 y9及 y13第一週期之上升緣也以正確的相位差落





五、發明說明 (29)

後於中介時脈yl第一週期之上升緣,以此類推。配合各正 反器 F11至 F14產生的重設訊號 R0,除頻模組 32中的正反器 D11至 D14能確保在序向觸發模組30中,以不同組正反器 F11至 F41產生出來的中介時脈 y0至 y3皆能正確的上升緣來 開始除頻,以產生輸出時脈 AO至 A3。同理,在正反器 D12 至 D42中,各中介時脈 y5至 y7會配合中介時脈 y4對應的重 設訊號 R1,以落後於中介時脈 y4第一週期上升緣的各個上 升緣來開始觸發除頻。正反器 D13至 D43中,各中介時脈 y8 至 y 1 1則 會 配 合 中 介 時 脈 y 4對 應 的 重 設 訊 號 R 2 , 以 落 後 於 中介時脈 y 8第一週期上升緣的各個上升緣來開始觸發除 頻。以此類推,正反器 D14至 D44中,各中介時脈 y12至 y15 則會配合中介時脈 y12對應的重設訊號 R3,以落後於中介 時脈 y12第一週期上升緣的各個上升緣來開始觸發除頻。 由於各中介時脈 y0、y4、y8及 y12第一週期上升緣之相位 關係在序向觸發模組 30中的正反器 F11至 F14中已經確立, 在除頻模組32中,就能透過中介時脈 y0、y4、y8及 y12分 別在各組正反器 D11至 D14、 D12至 D42、 D13至 D43以及 D14 至 D44中確保其他各個中介時脈開始除頻之上升緣與中介 時脈 y 0第一週期上升緣間的相位差符合預期,並能正確地 產 生 輸 出 時 脈 A O至 A 1 5。

請參考圖十一 A、十一 B。基於上述本發明相位內插器 28之運作原理,相位內插器 28也可以用別種方式來實施。 舉例來說,圖十一 A、十一 B就分別是相位內插器 28中序向





五、發明說明 (30)

觸發模組 30、除頻模組 32另一實施例之電路示意圖。如圖 十一 A所示,序向觸發模組 30也可以透過兩組正反器來產 生各中介時脈及重設訊號;其中正反器 F11至 F14、 F21至 F24為一組,由正反器 F11在其輸入端 D接受數位「1」之輸 入,各正反器接收前一級正反器之輸出為輸入(請注意正 反器 F21接受正反器 F14輸出端 Q之輸出),以在參考時脈 f 0、f 2、f 4、f 6、f 0、f 2、f 4及f 6的觸發下,分別產生出 中介時脈 y0、y2、y4、y6、y8、y10、y12及 y14,以及重 設訊號 RO至 R7。另一組正反器 F31至 F34、 F41至 F44也是 互 以前一級輸出端 Q之輸出為輸入, (像是正反器 F41接收正 反器 F34之輸出,正反器 F31接受數位「1」之輸入),並 在参考時脈 f1、f3、f5、f7、f1、f3、f5及 f7之觸發下 分别產生中介時脈 y1、y3、y5、y7、y9、y11、y13、 y15。各組正反器產生出來的8個中介時脈間,其第一週期 之上升緣都已經依序排列,相互間的相位差已經符合預 設。至於不同組中介時脈間的序向排列,則由圖十一B中 各個連接為 1/2除頻器的正反器 D11至 D41、 D12至 D42、 D13 至 D43以及 D14至 D44依據 重設訊號 R0至 R7來協調。舉例來 說,正反器 D11、 D21同樣受重設訊號 R0的重設控制,即使 中介時脈 y1第一週期之上升緣領先中介時脈 y0第一週期之 上升緣,重設訊號 RO還是會使正反器 D21由中介時脈 v1次 一週期的上升緣才開始觸發除頻,以產生出正確的輸出時 脈 A1。其他各反相器運作的情形,相信習知技藝者已經能 類推而得,在不妨礙本發明技術揭露之情形下,不再贅





五、發明說明 (31)

述。當然,本發明只要經過適當的修改,在除頻模組中也可統一使用下降緣觸發之正反器來觸發除頻,重點是要能在不同的中介時脈中正確地選擇開始除頻之時機。

在應用本發明於圖十一 A的應用時,由於有 8個正反器(如正反器 F11至 F24)的輸出端 Q連續串聯,各正反器、及閘引入的閘延遲,必需小於參考時脈 f0至 f7的 1/4週期。在本發明於圖七的實施例中,由於僅有四個正反器(像是正反器 F11、F12、F13及 F14)連續串聯,故也比較適用於高時脈頻率的應用環境。

總而言之,本發明是以倍頻參考時脈中不同的參考週期來觸發除頻,以產生出相位分割後的輸出時脈。一般來說,當要產生頻率同為f之 M個不同相位之輸出時脈時,本發明可先產生 N個頻率同為 (M/N)*f的不同相位之參考時脈(其中 M>N),再由每一參考時脈不同週期(即每隔(N-1)個週期)開始觸發(N/M)之除頻,以便於每一參考時脈中產生出(M/N)個不同相位之輸出時脈,最後由 N個參考論脈中總共產生出 M個不同相位之輸出時脈。像是上面討論到的實施例,是在產生 16相位分割的 16個輸出時脈時(M=16),以四級反相器之環式震盪器產生 2倍頻的 8個參考時脈(N=8; M/N=2),再於相位內插器中以每一參考時脈中相鄰的兩個週期(也就是由一參考時脈產生出來的兩個中介時脈)開始觸發 1/2除頻,最後產生出 16個同頻異相之單






五、發明說明 (32)

倍頻輸出時脈。當然,本發明也可以用 2級反相器之環式震盪器來產生出 4個 4倍頻的參考時脈 (N=4; M/N=4);在於相位內插器中以每一參考時脈中相鄰的四個週期分別開始觸發 1/4除頻,也可以產生出 16個相位分割之單倍頻輸出時脈。

在習知技術中,要產生M個相位分割、同頻異相之輸出 時脈時,必需要以 M/2級反相器之環式震盪器來產生。就 像前面具體討論過的,要產生16個相位分割之輸出時脈 時,習知技術就要以8級反相器之環式震盪器來產生。環 式震盪器本身就是不穩定的迴授系統,串連之反相器越 多,就越容易将雜訊引入不穩定的迴授系統中;反相器越 多,也越難產生出高頻的時脈,還會大幅增加電路功率供 應、散熱的負擔。另外,環式震盪器中各級反相器會互以 上升緣、下降緣來觸發次級反相器,容易因工作週期不正 確而形成訊號抖動,也無法正確分割相位,並形成時間數 位轉換器中的非線性誤差。相較之下,本發明是以模組化 數位電路之相位內插器來輔助環式震盪器,可利用反相器 級數較少的環式震盪器來產生參考時脈,並利用相位內插 器進行相位內插,產生出所需的相位分割之輸出時脈。就 像前面以具體實施例所討論的,同樣是要產生 16個相位分 割之輸出時脈,本發明可以使用4級反相器之環式震盪器 來產生8個參考時脈,再根據各參考時脈內插出16個輸出 時 脈 , 達 成 相 位 分 割 的 目 的 。 因 為 本 發 明 在 環 式 震 盪 器 中






五、發明說明 (33)

以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明專利之涵蓋範圍。





圖式簡單說明 .

圖式之簡單說明

圖一為一習知環式震盪器之電路示意圖。

圖二、圖三為圖一中環式震盪器各同頻異相輸出時脈波形時序之示意圖。

圖四為圖一中之環式震盪器受干擾時相關訊號波形時序之 示意圖。

圖五為本發明多重相位產生電路功能方塊之示意圖。

圖六A、六B為本發明相位內插原理之示意圖。

圖七為圖五中序向觸發模組功能方塊之示意圖。

圖八為圖五中除頻模組功能方塊之示意圖。

圖九 A至九 D為圖七中序向觸發模組運作時相關訊號波形時序之示意圖。

圖十A至十B為圖八中除頻模組運作時相關波形時序之示意

圖十一 A為圖五中序向觸發模組另一實施例功能方塊之示意圖。

圖十一B為圖五中除頻模組另一實施例功能方塊之示意圖。

圖式之符號說明

10 震盪器

20 多重相位產生電路

12A-12H、22 反相器

24 時脈產生器



圖式簡單說明 26 切波器 28 相位內插器 30 序向觸發模組 除頻模組 32 34 緩衝器 36 及閘 rst 重設端 RS起始訊號 D輸入端 Q、Qi 輸出端 A-H、 Ai-Hi、 A0-A15 輸出時脈 CKs 標準時脈 f0-f7、fa0-fa8 参考時脈 div1-div2 除頻器 VCO 震盪器 PD 偵測器 充電電路 CP LPF低通滤波器 Vcc 直流電壓 Tg 延遲時間 y0-y15 中介時脈 RO-R3 重設訊號 Tp1-Tp2、Ta、Tb、Ta1-Ta5 週期 F11-F14、F21-F24、F31-F34、F41-F44 正反器 tp0-tp1, t0-t1, ts, ta0-ta5, tb1-tb5, tc1-tc5, td1-td6 時點



1. 一種分割相位的方法,用來產生兩個頻率相同之輸出時脈,並使兩輸出時脈間具有一預設之輸出相位差,該方法包含有:

產生兩個頻率相同的參考時脈,並使兩參考時脈間具有一預設之參考相位差,且該參考時脈之頻率為該輸出時脈率之複數倍,使該等參考時脈之頻率實質高於該等輸出及極少,其中每一參考時脈具有複數個參考週期;以及在每一參考時脈中,根據相隔至少一參考週期的複數個參考明來觸發一對應輸出時脈中之各週期,以利用該兩個參考時脈分別產生出該兩個輸出時脈。

- 2. 如申請專利範圍第1項之方法,其中該參考時脈之頻率為該輸出時脈頻率之整數倍。
- 3. 如申請專利範圍第1項之方法,其中該參考相位差為該輸出相位差之複數倍,使得該參考相位差與該輸出相位差之比值、該參考時脈頻率與該輸出時脈頻率之比值兩者相等。
- 4. 如申請專利範圍第 1項之方法,其中當該參考時脈之頻率為該輸出時脈頻率之 N倍時,該方法係根據相隔至少 (N-1) 個參考週期的複數個參考週期來觸發一對應時脈中之各週期。



一下一年本 化替用的工人等的更加 在於此

- 5. 如申請專利範圍第 1項之方法,其中該參考相位差為 360度,使該兩參考時脈實質上為同一時脈,而當利用該 參考時脈來產生該等輸出時脈時,係根據該參考時脈中不 同的參考週期來分別觸發兩輸出時脈。
- 6. 如申請專利範圍第1項之方法,其中該等參考時脈為一第一參考時脈及一第二參考時脈,而當利用該參考時脈來 產生該等輸出時脈時,係進行下列步驟:

根據該第一參考時脈的一個第一參考週期,在該第二參考時脈中找出一個相位落後該第一參考週期的第二參考週期;

在對應該第一參考週期之時間開始對該第一參考時脈除頻以產生一輸出時脈;以及

- 在對應該第二參考週期的時間開始對該第二參考時脈除頻以產生另一輸出時脈。
- 7. 如申請專利範圍第6項之方法,其中該第一參考時脈係領先該第二參考時脈該參考相位差。
- 8. 如申請專利範圍第 1項之方法,其中當根據各該參考時脈中相隔至少一個該參考週期的複數個該參考週期,來觸發一對應輸出時脈中之各週期時,若一輸出時脈中有一第一週期係由一對應參考時脈中之一第一參考週期所觸發的,則以另一參考時脈中落後該第一參考週期該參考相位



差之参考週期來觸發該對應輸出時脈中的一個第二週期,使該第二週期落後該第一週期該輸出相位差。

9. 如申請專利範圍第1項之方法,其中該等參考時脈為一第一參考時脈及一第二參考時脈,而當利用該參考時脈來產生該等輸出時脈時,係進行下列步驟:

根據該第一參考時脈的一個第一參考週期,移除該第二參考時脈中相位領先該第一參考週期的參考週期以產生一中介時脈,使該中介時脈中各參考週期之相位均落後該第一參考週期;以及

分別將該第一參考時脈及該中介時脈除頻,以產生該兩個輸出時脈。

10. 一多重相位產生電路,用來產生兩個頻率相同之輸出時脈,並使兩輸出時脈間具有一預設之輸出相位差,該多重相位產生電路包含有:

一時脈產生器,用來產生兩個頻率相同的參考時脈,並使兩參考時脈間具有一預設之參考相位差,且該參考時脈之頻率為該輸出時脈頻率之複數倍,使該等參考時脈之頻率實質高於該等輸出時脈之頻率,其中每一參考時脈具有複數個參考週期;以及

一相位內插器,用來在每一參考時脈中,根據相隔至少一參考週期的複數個參考週期來觸發一對應輸出時脈中之各週期,以利用該兩個參考時脈分別產生出該兩個輸出時





脈。

- 11. 如申請專利範圍第10項之多重相位產生電路,其中該等參考時脈為一第一參考時脈及一第二參考時脈,而該相位內插器包含有:
- 一序向觸發模組,用來根據該第一參考時脈的一個第一參考週期,移除該第二參考時脈中相位領先該第一參考週期的參考週期以產生一中介時脈,使該中介時脈中各參考週期之相位均落後該第一參考週期;以及
- 一除頻模組,用來將該第一參考時脈及該中介時脈除頻,以產生該兩個輸出時脈。
- 12. 如申請專利範圍第 11項之多重相位產生電路,其中該第一參考時脈係領先該第二參考時脈該參考相位差。
- 13. 如申請專利範圍第10項之多重相位產生電路,其中該等參考時脈中為一第一參考時脈及一第二參考時脈,而該相位內插器包含有:
- 一序向觸發模組,用來根據該第一參考時脈的一個第一參考週期以在該第二參考時脈中找出一個相位落後該第一參考週期的第二參考週期,並在對應該第二參考週期之時間產生一對應的重設訊號;
- 一第一除頻器,用來將該第一參考時脈除頻以產生一輸出時脈;以及



- 一第二除頻器,用來在接收該重設訊號後開始對該第二參考時脈除頻以產生另一輸出時脈。
- 14. 如申請專利範圍第13項之多重相位產生電路,其中該第一除頻器及該第二除頻器係上升緣觸發之除頻器。
- 15. 如申請專利範圍第10項之多重相位產生電路,其中該參考時脈之頻率為該輸出時脈頻率之整數倍。
- 16. 如申請專利範圍第10項之多重相位產生電路,其中該參考相位差亦為該輸出相位差之複數倍,使得該參考相位差與該輸出相位差之比值、該參考時脈頻率與該輸出時脈頻率之比值兩者相等。
- 17. 一種分割相位的方法,用來產生兩個頻率相同之輸出時脈,並使兩輸出時脈間具有一預設之輸出相位差,該方法包含有:

產生一參考時脈,其中該參考時脈之頻率為該輸出時脈頻率之複數倍,使該等參考時脈之頻率實質高於該等輸出時脈之頻率;而該參考時脈具有複數個參考週期;以及根據該參考時脈不同的參考週期來觸發不同輸出時脈中之週期,以分別產生出該兩個輸出時脈。

18. 如申請專利範圍第17項之方法,其中該輸出相位差實



質上不等於360度。

- 19. 如申請專利範圍第17項之方法,其中該輸出相位差實質上不等於180度。
- 20. 如申請專利範圍第17項之方法,其中若該參考時脈之頻率為該輸出時脈頻率之N倍,該輸出相位差則為(360/N)度之複數倍。
- 21. 如申請專利範圍第 17項之方法,其中當根據該參考時脈不同之參考週期來觸發不同輸出時脈之週期時,係由該參考時脈中一第一參考週期開始除頻以產生一輸出時脈,再由該參考時脈中一落後該第一參考週期之第二參考週期始除頻,以產生另一輸出時脈。
- 22. 如申請專利範圍第 17項之方法,其另可用來產生一第三輸出時脈,其中該第三輸出時脈與該兩個輸出時脈之頻率相等但相位互異,而該方法另包含有:


產生一第二參考時脈,使該第二參考時脈與該參考時脈頻 率相等,且該參考時脈及該第二參考時脈間具有一參考相 位差;以及

根據該第二參考時脈中的各週期來觸發該第三輸出時脈中的各週期。



- 23. 一種光碟機,其包含有:
- 一多重相位產生電路,用來提供兩個頻率相同之輸出時脈,並使兩輸出時脈間具有一預設之輸出相位差,該多重相位產生電路包含有:
- 一時脈產生器,用來產生兩個頻率相同的參考時脈,並使兩參考時脈間具有一預設之參考相位差,且該參考時脈之頻率為該輸出時脈頻率之複數倍,使該等參考時脈之頻率實質高於該等輸出時脈之頻率,其中每一參考時脈具有複數個參考週期;以及
- 一相位內插器,用來在每一參考時脈中,根據相隔至少一參考週期的複數個參考週期來觸發一對應輸出時脈中之各週期,以利用該兩個參考時脈分別產生出該兩個輸出時脈;以及
- 一讀取頭,用來根據該多重相位產生電路提供的輸出時脈對一光碟片進行資料存取。
- 24. 如申請專利範圍第23項之光碟機,其中該等參考時脈為一第一參考時脈及一第二參考時脈,而該相位內插器包含有:
- 一序向觸發模組,用來根據該第一參考時脈的一個第一參考週期,移除該第二參考時脈中相位領先該第一參考週期的參考週期以產生一中介時脈,使該中介時脈中各參考週期之相位均落後該第一參考週期;以及
- 一除頻模組,用來將該第一參考時脈及該中介時脈除頻





以產生該兩個輸出時脈。

- 25. 如申請專利範圍第24項之光碟機,其中該第一參考時脈係領先該第二參考時脈該參考相位差。
- 26. 如申請專利範圍第 23項之光碟機,其中該等參考時脈中為一第一參考時脈及一第二參考時脈,而該相位內插器包含有:
- 一序向觸發模組,用來根據該第一參考時脈的一個第一參考週期以在該第二參考時脈中找出一個相位落後該第一參考週期的第二參考週期,並在對應該第二參考週期之時間產生一對應的重設訊號;
- 一第一除頻器,用來將該第一參考時脈除頻以產生一輸出時脈;以及
- 一第二除頻器,用來在接收該重設訊號後開始對該第二參考時脈除頻以產生另一輸出時脈。
- 27. 如申請專利範圍第26項之光碟機,其中該第一除頻器及該第二除頻器係上升緣觸發之除頻器。
- 28. 如申請專利範圍第23項之光碟機,其中該參考時脈之頻率為該輸出時脈頻率之整數倍。
- 29. 如申請專利範圍第23項之光碟機,其中該參考相位差



亦為該輸出相位差之複數倍,使得該參考相位差與該輸出相位差之比值、該參考時脈頻率與該輸出時脈頻率之比值 兩者相等。



